


INA849 超低噪声 ($1\text{nV}/\sqrt{\text{Hz}}$)、高带宽仪表放大器

1 特性

- 超低噪声： $1\text{nV}/\sqrt{\text{Hz}}$ 输入电压噪声 (典型值)
- 精密超级 β 输入性能：
 - 低失调电压： $35\mu\text{V}$ (最大值)
 - 低失调电压漂移： $0.4\mu\text{V}/^\circ\text{C}$ (最大值)
 - 低输入偏置电流： 20nA (最大值)
 - 低增益漂移： $G = 1$ 时，为 $5\text{ppm}/^\circ\text{C}$ (最大值)
- 带宽： 28MHz ($G = 1$)、 8MHz ($G = 100$)
- 压摆率： $35\text{V}/\mu\text{s}$
- 共模抑制比：在最大增益下，为 120dB (最小值)
- 电源电压范围：
 - 单电源： 8V 至 36V
 - 双电源： $\pm 4\text{V}$ 至 $\pm 18\text{V}$
- 额定温度范围：
 - -40°C 至 $+125^\circ\text{C}$
- 封装：8 引脚 SOIC 和 VSSOP

2 应用

- 模拟输入模块
- 麦克风前置放大器
- 流量发送器
- 电池测试
- LCD 测试
- 心电图 (ECG)
- 外科手术设备
- 过程分析 (pH、气体、浓度、力和湿度)



INA849 简化版内部原理图

3 说明


INA849 是一款超低噪声仪表放大器，经优化可在高分辨率系统中实现更高精度，并可在宽范围的单电源或双电源电压下工作。由于采用了超级 β 输入晶体管，该器件的输入偏置电流显著低于竞争产品。先进的制造工艺实现了极低的电压噪声、输入失调电压和失调电压漂移。

精确匹配的集成电阻器可在整个输入共模范围内提供 92dB ($G = 1$) 的高共模抑制比。可通过单个外部电阻器在 1 到 10,000 范围内设置任意增益。INA849 的电流反馈拓扑以更高的增益提供宽带宽，从而实现快速移动的超小信号。例如，该器件在 $G=100$ 时提供 8MHz 的带宽，在 $G=1$ 时提供 28MHz 的带宽，具有达 $0.4\mu\text{s}$ 的快速建立时间 (0.01%)，用于直接驱动高分辨率模数转换器 (ADC)。

器件信息

器件型号	封装 ⁽¹⁾	封装尺寸 (标称值)
INA849	SOIC (8)	4.90mm × 3.91mm
	VSSOP (8)	3.00mm × 3.00mm

(1) 如需了解所有可用封装，请参阅数据表末尾的封装选项附录。



输入参考电压噪声频谱密度与频率间的关系



内容

1 特性	1	8.4 器件功能模式	18
2 应用	1	9 应用和实现	19
3 说明	1	9.1 应用信息.....	19
4 修订历史记录	2	9.2 典型应用.....	23
5 器件比较表	3	10 电源相关建议	25
6 引脚配置和功能	3	11 布局	25
7 规格	4	11.1 布局指南.....	25
7.1 绝对最大额定值.....	4	11.2 布局示例.....	26
7.2 ESD 等级.....	4	12 器件和文档支持	27
7.3 建议运行条件.....	4	12.1 文档支持.....	27
7.4 热性能信息.....	5	12.2 接收文档更新通知.....	27
7.5 电气特性.....	5	12.3 支持资源.....	27
7.6 典型特性.....	8	12.4 商标.....	27
8 详细说明	16	12.5 静电放电警告.....	27
8.1 概述.....	16	12.6 术语表.....	27
8.2 功能方框图.....	16	13 机械、封装和可订购信息	27
8.3 特性说明.....	17		

4 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision A (December 2020) to Revision B (April 2021)	Page
• 将 DGK (VSSOP-8) 封装从预告信息 (预发布) 更改为量产数据 (正在供货)	1
• 将电流噪声的典型值从 1.6pA/√Hz 更改为 1.1pA/√(Hz).....	5
• 添加了注释 9.....	5
• 更改了图 7-25, 电流噪声频谱密度与频率间的关系 (RTI)	8
• 更改了图 7-42, 总谐波失真与频率间的关系	8
• 更改了图 7-43, 不同负载下总谐波失真与频率间的关系	8
• 更改了图 7-44, 第二谐波失真与频率间的关系	8
• 更改了图 7-45, 第三谐波失真与频率间的关系	8

Changes from Revision * (November 2020) to Revision A (December 2020)	Page
• 将 INA849 器件状态从预告信息 (预发布) 更改为量产数据 (正在供货)	1
• 添加了预发布 DGK 封装和相关内容.....	1

5 器件比较表

器件	说明	增益公式	引脚处的 RG 引脚
INA159	$G = 0.2V/V$ 的差分放大器, 可实现 $\pm 10V$ 至 $3V$ 和 $5V$ 的转换	$G = 0.2V/V$	不适用
INA819	$35\mu V$ 失调电压、 $0.4\mu V/^{\circ}C$ V_{OS} 温漂、 $8nV/\sqrt{Hz}$ 噪声、低功耗精密仪表放大器	$G = 1 + 50k\Omega/RG$	2、3
INA818	$35\mu V$ 失调电压、 $0.4\mu V/^{\circ}C$ V_{OS} 温漂、 $8nV/\sqrt{Hz}$ 噪声、低功耗精密仪表放大器	$G = 1 + 50k\Omega/RG$	1、8
INA821	$35\mu V$ 失调电压、 $0.4\mu V/^{\circ}C$ V_{OS} 温漂、 $7nV/\sqrt{Hz}$ 噪声、高带宽精密仪表放大器	$G = 1 + 49.4k\Omega/RG$	2、3
INA828	$50\mu V$ 失调电压、 $0.5\mu V/^{\circ}C$ V_{OS} 温漂、 $7nV/\sqrt{Hz}$ 噪声、低功耗精密仪表放大器	$G = 1 + 50k\Omega/RG$	1、8
INA333	$25\mu V$ V_{OS} 、 $0.1\mu V/^{\circ}C$ V_{OS} 温漂、 $1.8V$ 至 $5V$ 、 RRO 、 $50\mu A$ I_Q 、斩波稳定型 INA	$G = 1 + 100k\Omega/RG$	1、8
INA848	具有 2000 固定增益的超低噪声 ($1.5nV/\sqrt{Hz}$)、高带宽仪表放大器	$G = 2000V/V$	不适用
PGA280	具有信号完整性测试功能 (过载检测、输入开关矩阵、断线测试、带校验和的 SPI、GPIO 端口) 和可编程增益的零温漂、高电压仪表放大器	数字可编程	不适用
PGA112	带 SPI 的可编程增益精密运算放大器	数字可编程	不适用

6 引脚配置和功能




图 6-1. D 封装 (8 引脚 SOIC) 和 DGK 封装 (8 引脚 VSSOP) , 顶视图

表 6-1. 引脚功能

引脚		I/O	说明
名称	编号		
- IN	1	I	负 (反相) 输入
+IN	4	I	正 (同相) 输入
OUT	7	O	输出
RG	2、3	—	增益设置引脚。在引脚 2 和引脚 3 之间放置一个增益电阻器。
REF	6	I	基准输入。该引脚必须由低阻抗源驱动。
- VS	5	—	负电源
+VS	8	—	正电源

7 规格

7.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) ⁽¹⁾

			最小值	最大值	单位
V_S	电源电压	单电源, $V_S = (+V_S)$		40	V
		双电源, $V_S = (+V_S) - (-V_S)$		± 20	
V_I	信号输入引脚	电压	$(-V_S) - 0.5$	$(+V_S) + 0.5$	V
		电流	-10	+10	mA
	信号差分输入电压	增益 ≤ 4	$-V_S$	$+V_S$	V
		$4 < \text{增益} < 50$	$(-V_S)/\text{增益}$	$(+V_S)/\text{增益}$	
		增益 > 50	-1V	+1V	
V_{REF}	基准输入电压		$(-V_S) - 0.5$	$(+V_S) + 0.5$	V
V_O	信号输出电压		$(-V_S) - 0.5$	$(+V_S) + 0.5$	V
I_S	输出短路 ⁽²⁾		持续		
T_A	工作温度 ⁽³⁾		-40	125	°C
T_J	结温 ⁽³⁾		-40	175	°C
T_{stg}	贮存温度		-65	150	°C

(1) 超出 **绝对最大额定值** 下列出的压力可能会对器件造成永久损坏。这些仅仅是压力额定值, 并不表示器件在这些条件下以及在 **建议运行条件** 以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。

(2) 对 $V_S/2$ 短路。

(3) 由于存在静态电流, 必须考虑器件的电源电压和负载相关的自发热。

7.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	± 2000	V
		充电器件模型 (CDM), 符合 JEDEC 规范 JESD22-C101 ⁽²⁾	± 750	

(1) JEDEC 文档 JEP155 指出: 500V HBM 可实现在标准 ESD 控制流程下安全生产。

(2) JEDEC 文件 JEP157 指出: 250V CDM 可实现在标准 ESD 控制流程下安全生产。

7.3 建议运行条件

在自然通风条件下的工作温度范围内测得 (除非另有说明)

			最小值	最大值	单位
V_S	电源电压	单电源, $V_S = (+V_S)$	8	36	V
		双电源, $V_S = (+V_S) - (-V_S)$	± 4	± 18	
T_A	额定温度		-40	125	°C

7.4 热性能信息

热指标 ⁽¹⁾		INA849	INA849	单位
		D (SOIC)	DGK (VSSOP)	
		8 引脚	8 引脚	
R _{θJA}	结至环境热阻	119.6	168.7	°C/W
R _{θJC(top)}	结至外壳 (顶部) 热阻	66.3	61.4	°C/W
R _{θJB}	结至电路板热阻	61.9	90.0	°C/W
ψ _{JT}	结至顶部特征参数	20.5	8.4	°C/W
ψ _{JB}	结至电路板特征参数	61.4	88.4	°C/W
R _{θJC(bot)}	结至外壳 (底部) 热阻	不适用	不适用	°C/W

(1) 有关新旧热指标的更多信息，请参阅[半导体](#)和[IC 封装热指标](#)应用报告。

7.5 电气特性

T_A = 25°C, V_S = ±15V, R_L = 10kΩ, 接地, V_{REF} = 0V, V_{CM} = 0V 且 G = 1 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
输入						
V _{OSI}	输入级失调电压 ^{(1) (3)}		10		35	μV
		T _A = - 40°C 至 +125°C ⁽²⁾	75			
	输入级失调电压漂移	T _A =-40°C 至 +125°C	0.1		0.4	μV/°C
V _{OSO}	输出级失调电压 ^{(1) (3)}		50		500	μV
		T _A = - 40°C 至 +125°C ⁽²⁾	2000			
	输出级失调电压漂移	T _A = - 40°C 至 +125°C ⁽²⁾			15	μV/°C
PSRR	电源抑制比	G = 1 , RTI	106	120	dB	
		G = 10 , RTI	114	120		
		G = 100 , RTI	121	126		
		G = 1000 , RTI	123	128		
Z _{in}	输入阻抗		1 7		G Ω pF	
	RFI 滤波器, - 3dB 频率		220		MHz	
V _{CM}	工作输入电压 ⁽⁴⁾		(- V _S) + 2.5		(+V _S) - 2.5	
		V _S = ±4V 至 ±18V	请参阅图 8-2 和图 8-3		V	
CMRR	共模抑制比	直流至 60Hz, RTI , V _{CM} = (V -) + 2.5V 至 (V+) - 2.5V , G = 1	92	110	dB	
		直流至 60Hz, RTI , V _{CM} = (V -) + 2.5V 至 (V+) - 2.5V , G = 10	112	125		
		直流至 60Hz, RTI , V _{CM} = (V -) + 2.5V 至 (V+) - 2.5V , G = 100	120	127		
		直流至 60Hz, RTI , V _{CM} = (V -) + 2.5V 至 (V+) - 2.5V , G = 1000	120	127		
偏置电流						
I _B	输入偏置电流	V _{CM} = V _S /2			20	nA
	输入偏置电流漂移	T _A =-40°C 至 +125°C	10		80	pA/°C
I _{OS}	输入失调电流	V _{CM} = V _S /2			6	nA
	输入失调电流漂移	T _A = - 40°C 至 +125°C	5			pA/°C

7.5 电气特性 (continued)

$T_A = 25^\circ\text{C}$, $V_S = \pm 15\text{V}$, $R_L = 10\text{k}\Omega$, 接地, $V_{\text{REF}} = 0\text{V}$, $V_{\text{CM}} = 0\text{V}$ 且 $G = 1$ (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
噪声电压						
e _{NI}	输入级电压噪声 ⁽⁸⁾	f = 1kHz , G = 1000 , R _S = 0Ω	1			nV/ √ Hz
		f _B = 0.1Hz 至 10Hz , G = 1000 , R _S = 0Ω	0.06			μV _{PP}
e _{NO}	输出级电压噪声 ⁽⁸⁾	f = 1kHz , R _S = 0Ω	45			nV/ √ Hz
		f _B = 0.1Hz 至 10Hz , R _S = 0Ω	5			μV _{PP}
i _N	电流噪声	f = 1kHz ⁽⁹⁾	1.1			pA/ √ Hz
		f _B = 0.1Hz 至 10Hz	100			pA _{PP}
增益						
G	增益公式		1 + (6kΩ/R _G)			V/V
	增益		1		10000	V/V
GE	增益误差 ⁽⁷⁾	G = 1 , V _O = ±10V	±0.005		±0.025	%
		G = 10 , V _O = ±10V	±0.025		±0.1	
		G = 100 , V _O = ±10V	±0.025		±0.1	
		G = 1000 , V _O = ±10V	±0.05			
	增益误差漂移 ⁽⁵⁾	G = 1 , T _A = - 40°C 至 +125°C			±5	ppm/ °C
		G > 1 , T _A = - 40°C 至 +125°C			±35	
	增益非线性	G = 1 , V _O = -10V 至 +10V	3			ppm
		G = 10 ⁽⁶⁾ , V _O = - 10V 至 +10V	10			
THD	总谐波失真	f = 1kHz , V _O = 10V _{PP}	127			dBc
HD2	二阶谐波失真	f = 1kHz , V _O = 10V _{PP}	127			dBc
HD3	三阶谐波失真	f = 1kHz , V _O = 10V _{PP}	157			dBc
THD	总谐波失真	f = 10kHz , V _O = 10V _{PP}	119			dBc
HD2	二阶谐波失真	f = 10kHz , V _O = 10V _{PP}	130			dBc
HD3	三阶谐波失真	f = 10kHz , V _O = 10V _{PP}	120			dBc
输出						
	电压摆幅	R _L = 10kΩ	(V -) + 0.15		(V+) - 0.15	V
	负载电容稳定性			200		pF
Z _O	闭环输出阻抗	f = 1MHz		1.5		Ω
I _{SC}	短路电流	持续达 V _S /2		±34		mA
频率响应						
BW	带宽 , - 3dB	G = 1	28			MHz
		G = 10	13			
		G = 100	8			
		G = 1000	1.25			
SR	压摆率	G = 1 , V _{STEP} = 10V	35			V/μs
t _s	建立时间	0.01% , G = 1 至 100 , V _{STEP} = 10V	0.4			μs
		0.01% , G = 1000 , V _{STEP} = 10V	0.4			
		0.001% , G = 1 至 100 , V _{STEP} = 10V	0.6			
		0.001% , G = 1000 , V _{STEP} = 10V	1.5			

7.5 电气特性 (continued)


$T_A = 25^\circ\text{C}$, $V_S = \pm 15\text{V}$, $R_L = 10\text{k}\Omega$, 接地, $V_{\text{REF}} = 0\text{V}$, $V_{\text{CM}} = 0\text{V}$ 且 $G = 1$ (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
基准输入						
R_{IN}	输入阻抗			10		$\text{k}\Omega$
	输入电流			80		μA
	基准输入电压		(V -)		(V+)	V
	输出增益			1		V/V
	基准增益误差	$V_O = \pm 10\text{V}$, 在电压摆幅范围内		0.01	0.05	%
电源						
I_Q	静态电流 ⁽⁷⁾	$V_{\text{IN}} = 0\text{V}$		6.2	6.6	mA
		$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$			8.9	

- (1) 总失调电压, 以输入为基准 (RTI): $V_{\text{OS}} = (V_{\text{OSI}}) + (V_{\text{OSO}}/G)$ 。
- (2) 根据特征确定。未经量产测试。
- (3) 失调漂移具有不相关性。使用以下公式计算输入参考失调漂移: $\Delta V_{\text{OS(RTI)}} = \sqrt{[\Delta V_{\text{OSI}}]^2 + (\Delta V_{\text{OSO}}/G)^2}$ 。
- (4) 输入级的输入电压范围。输入范围取决于共模电压、差分电压、增益和基准电压; 请参阅图 7-12。
- (5) 为 $G > 1$ 指定的值不包括外部增益电阻器 R_G 带来的影响。
- (6) 热效应会降低输入级非线性, 因此会随增益变化而改变; 请参阅图 9-5。
- (7) 该参数在高速自动测试环境中进行测试, 不测量时间常数较长的热效应。热效应取决于电源电压、布局、散热和气流条件。
- (8) 总 RTI 电压噪声等于: $e_{\text{N(RTI)}} = \sqrt{[e_{\text{NI}}]^2 + (e_{\text{NO}}/G)^2}$ 。
- (9) 为不平衡输入阻抗指定的输入电流噪声密度。偏置电流消除功能改善了平衡系统的噪声性能; 请参阅图 7-25。


7.6 典型特性

$T_A = 25^\circ\text{C}$, $V_S = \pm 15\text{V}$, V_{CM} 为 $1/2V_S$, $R_L = 10\text{k}\Omega$, 接地, $V_{REF} = 0\text{V}$, 且 $G = 1$ (除非另有说明)




N = 1695, 平均值 = $0.26\mu\text{V}$, 标准偏差 = $5.85\mu\text{V}$

图 7-1. 输入失调电压的典型分布




N = 30, 平均值 = $0.10\mu\text{V}/^\circ\text{C}$, 标准偏差 = $0.08\mu\text{V}/^\circ\text{C}$

图 7-2. 输入失调电压漂移的典型分布




N = 1695, 平均值 = $-43.83\mu\text{V}$, 标准偏差 = $111.74\mu\text{V}$

图 7-3. 输出失调电压的典型分布




N = 120, 平均值 = $-4.14\mu\text{V}/^\circ\text{C}$, 标准偏差 = $2.00\mu\text{V}/^\circ\text{C}$

图 7-4. 输出失调电压漂移的典型分布



N = 120, 平均值 = 7.58nA , 标准偏差 = 1.84nA

图 7-5. 输入偏置电流的典型分布



N = 120, 平均值 = 7.24nA , 标准偏差 = 1.80nA

图 7-6. 85°C 时的输入偏置电流的典型分布

7.6 典型特性 (continued)

$T_A = 25^\circ\text{C}$, $V_S = \pm 15\text{V}$, V_{CM} 为 $1/2V_S$, $R_L = 10\text{k}\Omega$, 接地, $V_{REF} = 0\text{V}$, 且 $G = 1$ (除非另有说明)




图 7-7. 输入失调电流的典型分布




图 7-8. 典型 CMRR 分布 $G = 1$




图 7-9. 典型 CMRR 分布 $G = 100$




图 7-10. 输入级失调电压与温度间的关系




图 7-11. 输出级失调电压与温度间的关系




图 7-12. 边界图 - 输入共模电压与输出电压间的关系

7.6 典型特性 (continued)

$T_A = 25^\circ\text{C}$, $V_S = \pm 15\text{V}$, V_{CM} 为 $1/2V_S$, $R_L = 10\text{k}\Omega$, 接地, $V_{REF} = 0\text{V}$, 且 $G = 1$ (除非另有说明)




图 7-13. 输出参考失调电压与负输入共模电压间的关系




图 7-14. 输出参考失调电压与正输入共模电压间的关系




图 7-15. 正输入偏置电流与输入共模电压间的关系




图 7-16. 负输入偏置电流与输入共模电压间的关系




图 7-17. 输入失调电流与输入共模电压间的关系




图 7-18. 输入偏置电流与温度间的关系

7.6 典型特性 (continued)

$T_A = 25^\circ\text{C}$, $V_S = \pm 15\text{V}$, V_{CM} 为 $1/2V_S$, $R_L = 10\text{k}\Omega$, 接地, $V_{REF} = 0\text{V}$, 且 $G = 1$ (除非另有说明)




图 7-19. 输入失调电流与温度间的关系




图 7-20. CMRR 与频率间的关系 (RTI)




图 7-21. CMRR 与频率间的关系 (1kΩ 源不平衡)




图 7-22. 正 PSRR 与频率间的关系 (RTI)




图 7-23. 负 PSRR 与频率间的关系 (RTI)




图 7-24. 电压噪声频谱密度与频率间的关系 (RTI)

7.6 典型特性 (continued)

$T_A = 25^\circ\text{C}$, $V_S = \pm 15\text{V}$, V_{CM} 为 $1/2V_S$, $R_L = 10\text{k}\Omega$, 接地, $V_{REF} = 0\text{V}$, 且 $G = 1$ (除非另有说明)




图 7-25. 电流噪声频谱密度与频率间的关系 (RTI)




图 7-26. 0.1Hz 至 10Hz RTI 电压噪声




图 7-27. 0.1Hz 至 10Hz RTI 电压噪声




图 7-28. 0.1Hz 至 10Hz RTI 电流噪声




图 7-29. 增益非线性与输出电压间的关系




图 7-30. 增益非线性与输出电压间的关系

7.6 典型特性 (continued)

$T_A = 25^\circ\text{C}$, $V_S = \pm 15\text{V}$, V_{CM} 为 $1/2V_S$, $R_L = 10\text{k}\Omega$, 接地, $V_{REF} = 0\text{V}$, 且 $G = 1$ (除非另有说明)




图 7-31. 闭环增益与频率间的关系




图 7-32. 闭环输出阻抗与频率间的关系




图 7-33. 大信号频率响应




图 7-34. 过冲与容性负载间的关系




图 7-35. $G = 1$ 时的小信号阶跃响应





图 7-36. $G = 10$ 时的小信号阶跃响应


7.6 典型特性 (continued)

$T_A = 25^\circ\text{C}$, $V_S = \pm 15\text{V}$, V_{CM} 为 $1/2V_S$, $R_L = 10\text{k}\Omega$, 接地, $V_{REF} = 0\text{V}$, 且 $G = 1$ (除非另有说明)




$G = 100$, $C_L = 100\text{pF}$

图 7-37. $G = 100$ 时的小信号阶跃响应




$G = 1000$, $C_L = 100\text{pF}$

图 7-38. $G = 1000$ 时的小信号阶跃响应




$G = 1$ $V_{STEP} = 10\text{V}$

图 7-39. $G = 1$ 的建立时间



$G = 100$ $V_{STEP} = 10\text{V}$

图 7-40. $G = 100$ 的建立时间



$G = 1000$ $V_{STEP} = 10\text{V}$

图 7-41. $G = 1000$ 的建立时间




图 7-42. 总谐波失真与频率间的关系

7.6 典型特性 (continued)

$T_A = 25^\circ\text{C}$, $V_S = \pm 15\text{V}$, V_{CM} 为 $1/2V_S$, $R_L = 10\text{k}\Omega$, 接地, $V_{REF} = 0\text{V}$, 且 $G = 1$ (除非另有说明)




图 7-43. 不同负载下总谐波失真与频率间的关系




图 7-44. 第二谐波失真与频率间的关系




图 7-45. 第三谐波失真与频率间的关系





图 7-46. 电源电流与温度间的关系

8 详细说明

8.1 概述

INA849 是一款单片精密仪表放大器，它集成了电流反馈输入级和四电阻器差分放大器输出级。下一节中的功能方框图显示了差分输入电压如何被 Q_1 和 Q_2 缓冲，并被迫穿过 R_G ，从而使信号电流流经 R_G 、 R_1 和 R_2 。输出差分放大器 A_3 可去除输入信号的共模分量，并将输出信号引向 REF 引脚。 V_{BE} 以及 R_1 和 R_2 的压降在 A_1 和 A_2 上产生的输出电压大约比输入电压低 $0.8V$ 。

8.2 功能方框图



8.3 特性说明

8.3.1 可调增益设置

图 8-1 显示了 INA849 的增益由连接在 R_G 引脚 (引脚 2 和引脚 3) 之间的单个外部电阻器 (R_G) 设置。




图 8-1. 带输出公式的 INA849 简化图

根据以下公式选择 R_G 的值：

$$G = 1 + \frac{6 \text{ k}\Omega}{R_G} \quad (1)$$

表 8-1 列出了几个常用的增益和电阻器阻值。方程式 1 中的 $6 \text{ k}\Omega$ 项代表两个内部 $3 \text{ k}\Omega$ 反馈电阻器之和。这些片上电阻器经过激光修整，达到精确的绝对值。INA849 的增益精度和漂移规格中包含这些电阻器的精度和温度系数。

表 8-1. 常用的增益和电阻器阻值

所需增益 (V/V)	标准 1% R_G (Ω)	计算得出的增益 (V/V)	计算得出的增益误差 (%)
1	未连接	不适用	不适用
2	6.04k	1.9933	0.33
5	1.50k	5	0
10	665	10.022	-0.23
20	316	19.987	0.06
50	121	50.586	-1.17
100	60.4	100.337	-0.34
200	30.1	200.335	-0.17
500	12.1	496.867	0.63
1000	6.04	994.377	0.56

输出级中的 $5 \text{ k}\Omega$ 反馈电阻器按比例匹配，以实现单位增益稳定性。根据量产情况，这些电阻器的偏差可能多达 15%。

如图 8-1 所示和根据图 11-1 中更为详细的说明，确保在每个电源引脚和接地端之间连接低 ESR、 $0.1 \mu\text{F}$ 陶瓷旁路电容器，并尽可能靠近器件放置。

8.3.2 增益漂移

外部增益设置电阻器 R_G 的稳定性和温漂也会影响增益。 R_G 对增益精度和漂移的作用由方程式 1 确定。

当 INA849 在未连接 R_G 的情况下使用 $G = 1$ 时, 可实现 $5\text{ppm}/^\circ\text{C}$ (最大值) 的理想增益漂移。在这种情况下, 增益漂移受到差分放大器 A_3 中集成的 $5\text{k}\Omega$ 电阻器温度系数不匹配的限制。当增益大于 1 时, 由于 A_1 和 A_2 反馈中的 $3\text{k}\Omega$ 电阻器产生单独漂移 (相对于外部增益电阻器 R_G 的漂移), 增益漂移增加。

与替代解决方案相比, 此处使用大于 1V/V 的增益, 因此内部反馈电阻器的低温度系数可提高应用的整体温度稳定性。

高增益所需的低电阻值使配线电阻成为一项重要的考虑因素。插座会增加配线电阻, 并在增益约为 100 或更大时产生额外的增益误差 (例如, 可能的不稳定增益误差)。

为了保持稳定性, 应避免 R_G 连接处的寄生电容超过几皮法。通过仔细匹配 R_G 引脚上的任何寄生效应, 可在频率范围内保持理想的 CMRR。

8.3.3 宽输入共模范围

INA849 输入电路的线性输入电压范围介于这两个电源的 2.5V (最大值) 范围内, 并在此范围内保持出色的共模抑制。图 8-2 和图 8-3 显示了最常见工作条件下的共模范围。可以使用 [仪表放大器的共模输入范围计算器](#) 更好地计算其他工作条件下的共模范围。




图 8-2. 输入共模电压与输出电压间的关系




图 8-3. 输入共模电压与输出电压间的关系

8.4 器件功能模式

INA849 具有单一功能模式, 可在电源电压大于 8V ($\pm 4\text{V}$) 时正常工作。INA849 的最大电源电压为 36V ($\pm 18\text{V}$)。

9 应用和实现

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

9.1 应用信息

9.1.1 基准引脚

INA849 的输出电压是根据基准引脚 REF 上的电压确定的。

使用 REF 引脚将输出信号精确调整为 $1/2V_s$ 电平。通常，在 5V 电源环境中，调整为 2.5V。为实现这一电平转换，必须将一个电压源连接到 REF 引脚以对输出执行电平转换，从而使 INA849 驱动单电源模数转换器 (ADC)。

对于双电源运行，基准引脚通常连接到低阻抗系统地。

施加在基准引脚上的电压源必须具有低输出阻抗。如图 9-1 所示，基准引脚上的任何电阻（显示为 R_{REF} ）与内部 $5k\Omega$ 电阻器串联，这会导致内部差分放大器的四个电阻器不平衡。




图 9-1. 基准引脚处显示的寄生电阻

这种不平衡会导致共模抑制比 (CMRR) 降低。图 9-2 显示了共模抑制比如何随基准引脚上的源电阻而降低。为获得理想的性能，可通过将 REF 引脚的源阻抗 (表示为 R1) 保持在 $0.1\ \Omega$ 以下，使直流 CMRR 大于 100dB。




图 9-2. 基准引脚处寄生电阻的影响

电压基准器件是为基准引脚提供低阻抗电压源的上佳之选。然而，如果电阻分压器产生基准电压，则必须使用运算放大器 (如图 9-3 所示) 对分压器进行缓冲，以避免 CMRR 降低。





图 9-3. 使用运算放大器缓冲基准电压

9.1.2 输入偏置电流返回路径

INA849 的输入阻抗非常高 (约为 $100\text{G}\Omega$)。然而, 必须为这两个输入的输入偏置电流提供路径。此输入偏置电流通常为 6nA 。高输入阻抗意味着, 随着输入电压发生变化, 该输入偏置电流变化很小。

输入电路必须为该输入偏置电流提供路径以便正常运行。图 9-4 显示了提供输入偏置电流路径的多种方式。在没有偏置电流路径的情况下, 输入悬空到超过 INA849 共模范围的电位, 且输入放大器饱和。如果差分源电阻较低, 则偏置电流返回路径连接到一个输入端 (如热电偶示例中所示)。在源阻抗较高的情况下, 使用两个相等的电阻器可提供平衡输入, 其优点是偏置电流导致的输入失调电压更低, 且高频共模抑制效果更好。



注意：变压器中的中心抽头提供偏置电流返回路径。

图 9-4. 提供输入共模电流路径

9.1.3 功率损耗引起的热效应

INA849 在 $\pm 15\text{V}$ 电源电压的静态条件下消耗约 200mW 的功率。内部电阻器网络和输出负载驱动会导致额外的功率损耗，具体取决于输入信号。INA849 的器件面积小，导致内部电路出现温度梯度，这可能会对电气性能产生不利影响。

器件中存在的这些热效应会影响精度参数，如失调电压、线性度、共模抑制比和总谐波失真。热梯度尤其影响具有更高增益 (> 10) 和较大输出电压变化的低频输入信号的性能。如图 9-5 的测量曲线所示，如果应用允许，可通过降低电源电压来最大限度地减少热效应。




图 9-5. $G = 1000$ 时的线性度与电源电压间的关系

9.2 典型应用

9.2.1 传感器调节电路

图 9-6 显示了 INA849 的典型应用。




图 9-6. 传感器调节电路

9.2.1.1 设计要求

对于典型应用，设计要求如下：

- V_S 的电源电压 = $\pm 15V$
- 交流耦合输入信号
 - 5% 的电容器容差
- 缓冲至 V_{REF} 的基准电压 = 2.5V
- 0V 至 5V 内的输出范围
- 一阶滤波器级，-3dB，频率为 27kHz

9.2.1.2 详细设计过程

如果仪表放大器用于驱动交流耦合输入信号，则必须按节 9.1.2 所述提供输入偏置电流路径，在图 9-6 中以电阻器 R_1 和 R_2 表示。选择电阻器阻值时，必须在输入电流噪声（随阻值降低而增加）和输入电压噪声（随阻值升高而增加）之间进行权衡。

节 9.1.1 规定，基准引脚必须连接到低阻抗基准，如传感器调节电路的应用电路示例所示。基准引脚必须连接到通过高电阻分压器建立的 2.5V 基准电压。OPA192 有助于缓冲基准电压。OPA192 的有效输出阻抗推导如下。OPA192 放大器的直流开环阻抗约为 $3k\Omega$ 。在缓冲器配置 ($A_V = 1$) 中，放大器的输出阻抗因开环电压增益而降低。OPA192 规定了 126dB 的典型 A_{OL} ，进而导致输出阻抗为 $R_{OUT} = 1.5m\Omega$ 。

9.2.2 麦克风前置放大器电路中的幻象电源




图 9-7. 麦克风前置放大器电路中的幻象电源

图 9-7 显示了用于产生幻象电源的麦克风输入放大器的典型应用电路。幻象电源是一种使用相同信号路径提供电源和音频信号的技术。

必须给麦克风供电时，连接到 48V 电源的 R1 和 R2 定义了电流路径。因此，C3 和 C4 用作阻断电容器以保护 INA849。当输入连接在故障情况下发生短路时，一个大的浪涌电流通过肖特基二极管使直流阻断电容器放电。对于 48V 幻象电源，浪涌电流在短时间内超过 4A。确保使用至少可承受 10A 浪涌电流的肖特基二极管。带有直流阻断电容器的附加串联电阻可限制浪涌电流，但这会给电路增加噪声，因此必须进行权衡。

高性能麦克风的关键标准之一是可在整个可闻频率范围内实现理想的源阻抗。INA849 卓越的超低噪声性能允许直接输入，而无需变压器。

与 R1 和 R2 并联的 R4 和 R5 为 INA849 提供偏置电流路径。输入偏置电流（最大为 20nA）提供直流差分输入电压，这反映为输出上的电压误差。使用电阻值尽可能低的电阻器，以确保这些电阻器产生的热噪声不占主导地位。

输入交流耦合电容器（C3 和 C4）的失配会使低频时的共模抑制比显著降低。连接到这两个偏置电阻器（R4 和 R5）的附加电阻器（R6）可以减轻这种影响。

可使用 TINA TI™ 仿真软件进行详细的分析。

10 电源相关建议

INA849 的标称性能是在 $\pm 15\text{V}$ 的电源电压和 $1/2V_s$ 基准电压下规定的。该器件还可由 $\pm 4\text{V}$ (8V) 至 $\pm 18\text{V}$ (36V) 的电源和非 $1/2V_s$ 基准电压供电，且性能优异。节 7.6 显示了随工作电压和基准电压显著变化的参数。

11 布局

11.1 布局指南

采用良好的 PCB 布局规范可改善器件的运行性能，包括：

- 为避免将共模信号转换为差分信号和热电动势 (EMF)，请确保这两条输入路径对称，且源阻抗和电容匹配良好。
- 将外部增益电阻器放置在靠近 RG 引脚的位置，以尽可能降低环路电感并避免形成潜在的寄生耦合路径，同时也最大限度地降低 RG 引脚之间的电容失配。
- 噪声可通过整个电路和器件本身的电源引脚传入模拟电路中。旁路电容器为局部模拟电路提供低阻抗电源，用于降低耦合噪声
 - 在每个电源引脚和接地端之间连接低 ESR、 $0.1\mu\text{F}$ 陶瓷旁路电容器，并尽量靠近器件放置。
 - 针对单电源应用，V+ 与接地端之间可以接入单个旁路电容器。
- 为了减少寄生耦合，请让输入迹线尽可能远离电源迹线或输出迹线。如果上述迹线无法分离，则让敏感性迹线与有噪声迹线垂直交叉要远优于选择平行的布线方式。
- 应使迹线尽可能短。
- 尽可能减少热结的数量。理想情况下，应将信号路径排布在没有过孔的单层内。
- 与主要热源（高功耗电路）保持足够的距离。如果无法做到，请将器件放置在与差分信号路径上的热源相匹配的位置。

11.2 布局示例




图 11-1. 原理图和相关 PCB 布局示例

12 器件和文档支持

12.1 文档支持

12.1.1 相关文档

请参阅如下相关文档：

- 德州仪器 (TI)，《[仪表放大器的综合误差计算](#)》应用手册

12.2 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](#) 上的器件产品文件夹。点击 [订阅更新](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

12.3 支持资源

[TI E2E™ 支持论坛](#) 是工程师的重要参考资料，可直接从专家获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题可获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的《[使用条款](#)》。

12.4 商标

TINA TI™ and TI E2E™ are trademarks of Texas Instruments.

所有商标均为其各自所有者的财产。

12.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

12.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

13 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件的最新可用数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。如需获取此数据表的浏览器版本，请查阅左侧的导航栏。

重要声明和免责声明

TI 提供技术和可靠性数据 (包括数据表)、设计资源 (包括参考设计)、应用或其他设计建议、网络工具、安全信息和其他资源, 不保证没有瑕疵且不做任何明示或暗示的担保, 包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任: (1) 针对您的应用选择合适的 TI 产品, (2) 设计、验证并测试您的应用, (3) 确保您的应用满足相应标准以及任何其他安全、安保或其他要求。这些资源如有变更, 恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务, TI 对此概不负责。

TI 提供的产品受 TI 的销售条款 (<https://www.ti.com/legal/termsofsale.html>) 或 [ti.com](https://www.ti.com) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

邮寄地址: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2021, 德州仪器 (TI) 公司

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
INA849DGKR	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	2ENJ
INA849DGKR.B	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	2ENJ
INA849DGKT	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	2ENJ
INA849DGKT.B	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	2ENJ
INA849DGKTG4	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	2ENJ
INA849DGKTG4.B	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	2ENJ
INA849DR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	INA849
INA849DR.B	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	INA849
INA849DRG4	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	INA849
INA849DRG4.B	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	INA849

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.


Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative

and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
INA849DGKR	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
INA849DGKT	VSSOP	DGK	8	250	180.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
INA849DGKTG4	VSSOP	DGK	8	250	180.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
INA849DR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
INA849DRG4	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
INA849DGKR	VSSOP	DGK	8	2500	356.0	356.0	35.0
INA849DGKT	VSSOP	DGK	8	250	210.0	185.0	35.0
INA849DGKTG4	VSSOP	DGK	8	250	210.0	185.0	35.0
INA849DR	SOIC	D	8	2500	356.0	356.0	35.0
INA849DRG4	SOIC	D	8	2500	356.0	356.0	35.0



PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.


D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

DGK0008A



PACKAGE OUTLINE

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4214862/A 04/2023

NOTES:

PowerPAD is a trademark of Texas Instruments.

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187.

EXAMPLE BOARD LAYOUT

DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER MASK DETAILS

4214862/A 04/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.

EXAMPLE STENCIL DESIGN

DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
SCALE: 15X

4214862/A 04/2023

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
版权所有 © 2025，德州仪器 (TI) 公司